

使用基于示波器的解决规划来测试电源和信号齐全性存在一些测试挑战,必须思考并解决这些测试挑战能力获得佳机能。
首先让我们界说一下什么是电源和信号齐全性。信号齐全性(SI)分析集中在发射机、参考时钟、信路和接管机在误码率(BER)方面的机能。电源齐全性(PI)侧沉于电源分配网络 (PDN) 提供恒定、干净的电源和低阻抗返回蹊径的技术。SI和PI拥有宽泛的相互依赖性。PDN会引起噪声和抖动。电路设计和组件,如芯片封装、引脚、导线、过孔、衔接器等,会影响PDN的阻抗,从而影响供电质量。
我们知路,从电源引入噪声和抖动会导致高速串行网络中的误码率,这至少会降低嵌入式系统的效能。在坏的情况下,可能会导致在关键工作环境中出现谬误比特或谬误的数据。
电源齐全性不仅仅是将电压维持在适当的领域内。电源齐全性是确保利用于电路或设备的电源适合于电路或设备的预期机能,其主张是维持从供电到耗电的电能质量,实现可接受的电源齐全性意味着噪声水平在划定的允许领域内。
随着电气元件被要求在更幼的电路板上执行更多的职能,这一点变得越来越沉要。随着尺寸的不休缩幼和复杂性的增长,嵌入式系统越来越靠近电源输送蹊径或电源齐全性组件。
在测试和分析电源齐全性和信号齐全性的过程中,攻克一些必要解决的关键问题是极度沉要的。在这里,我们解决其中的五个问题。
滤掉AC-DC电源转换中的纹波。在这里,设计人员必要维持佳的电源质量,确保蕴含的任何一种开关纹波都不会被漏到下游,同时维持高效能。设计人员必须确保高效能/低噪声的直流转换,为整个电源分配网络 (PDN)供电,确保电源噪声 (PSN)维持在低限度。
直流-直流电源转换。在电源的这一阶段,设计人员要向后级或负载点 (POL) 元件提供电源。其中敏感的电源蕴含高速ADC模数转换器、FPGA内核和数字信号处置器(DSP)的电源。一个嵌入式设计可能会有1000多个电压和接地平面,以便在元件间传递功率。处置分歧电压水平下的分歧负载也是一个挑战。
丈量系统对了局的影响。这蕴含在使用的领域,分歧的丈量步骤、探头,以及任何在探针尖前使用的适配器。相识这些是极度沉要的,这样就能够知路它们对丈量的影响。其中一个例子是增长任何探头引线,城市降低丈量系统的总带宽。探针衔接的方便性与机能之间有肯定衡量,所以相识任何衔接器的带宽和共模抑造很沉要。
信号齐全性与电源齐全性。由于电源齐全性和信号齐全性城市相互影响,因而相识相互之间若何影响,丈量是至关沉要。其中一个的噪声会影响另一个,你必要相识这些丈量之间的差距,以确定噪声源的底子原因。设计人员必要在时域和频域内对敏感电源上的纹波进行关联。
器件在整个频率领域内的响应。所有的器件城市在一个频率领域内变动,相识阻抗以及电源下的元件在该频率领域内的变动是很沉要的。这用来决定维持电源所需的根基谐振频率。
信号齐全性和电源齐全性通常被以为是单独的学科,但我们已经看到,必要很好地理解它们的差距,以解决这五个关键挑战。MSO6B系列混合信号示波器能够作为这样的必要工具,在易于使用的触摸屏环境中同时满足这两个学科的测试需要。
微信分享